【康沃真空網(wǎng)】 薄膜沉積設(shè)備市場展望
（一）半導(dǎo)體行業(yè)景氣度帶動設(shè)備需求增長
隨著半導(dǎo)體行業(yè)整體景氣度的提升，全球半導(dǎo)體設(shè)備市場呈現(xiàn)快速增長態(tài)勢，依托龐大的終端應(yīng)用市場需求，中國大陸半導(dǎo)體產(chǎn)業(yè)的規(guī)模持續(xù)快速增長，其中集成電路產(chǎn)業(yè)的發(fā)展尤為迅速，必將帶動作為核心設(shè)備額薄膜沉積設(shè)備需求的增加。根據(jù)MaximizeMarketResearch預(yù)計，全球半導(dǎo)體薄膜沉積設(shè)備市場規(guī)模在2025年將從2020年的172億美元擴大至340億美元，保持年復(fù)合13.3%的增長速度。
（二）晶圓產(chǎn)線產(chǎn)能擴充拉動設(shè)備投資增加
根據(jù)SEMI于2020年6月發(fā)布的《全球晶圓廠預(yù)測報告》，2020年全球新建晶圓廠21座，其中中國大陸9座、中國臺灣5座；2021年全球預(yù)計開工18個晶圓廠，其中包括中國大陸10座、中國臺灣3座。新晶圓廠從建立到生產(chǎn)的周期大概為2年，未來幾年將是中國大陸半導(dǎo)體產(chǎn)業(yè)的快速發(fā)展期，將帶來薄膜沉積設(shè)備的需求增長。
（三）摩爾定律作用促使設(shè)備需求旺盛
摩爾定律推動元器件集成度大幅提高，要求集成電路線寬不斷縮小，導(dǎo)致生產(chǎn)技術(shù)與制造工序更加復(fù)雜。當(dāng)技術(shù)節(jié)點向5納米甚至更小方向升級時，普通光刻機受波長限制，精度已無法滿足工藝要求。因此，集成電路的制造需要采用昂貴的極紫外光刻機，或采用多重曝光工藝，重復(fù)多次薄膜沉積和刻蝕工序以實現(xiàn)更小的線寬，使得薄膜沉積和刻蝕次數(shù)顯著增加，集成電路制造企業(yè)需投入更多且更先進的光刻機、刻蝕設(shè)備和薄膜沉積設(shè)備。
（四）薄膜要求提高衍生新設(shè)備需求
在晶圓制造過程中，薄膜發(fā)揮著形成導(dǎo)電層或絕緣層、阻擋污染物和雜質(zhì)滲透、提高吸光率、阻擋刻蝕等重要作用。由于芯片的線寬越來越窄、結(jié)構(gòu)越來越復(fù)雜，薄膜性能參數(shù)精細(xì)化要求也隨之提高，如先進制程的前段工藝對薄膜均勻性、顆粒數(shù)量控制、金屬污染控制的要求逐步提高，臺階覆蓋能力強、薄膜厚度控制精準(zhǔn)的ALD設(shè)備，高深寬比溝槽孔洞填充能力強，沉積速度快的SACVD等新設(shè)備因此被引入產(chǎn)線。
（五）先進制程增加導(dǎo)致設(shè)備市場攀升
近年來，晶圓制造的復(fù)雜度和工序量大大提升，以邏輯芯片為例，隨著90nm以下制程的產(chǎn)線數(shù)量增多，尤其是28nm及以下工藝的產(chǎn)線引入多重曝光技術(shù)后，工序數(shù)和設(shè)備數(shù)均大幅提高；在FLASH存儲芯片領(lǐng)域，主流制造工藝已由2DNAND發(fā)展為3DNAND結(jié)構(gòu)，內(nèi)部層數(shù)不斷增高；此外，隨著5G通信技術(shù)、數(shù)據(jù)中心、智慧城市、汽車電子、人工智能等下游市場需求爆發(fā)，用于高性能數(shù)字電路或?qū)Φ凸募呻娐返南冗M制程產(chǎn)線占比將進一步提高，均將帶來薄膜沉積設(shè)備市場規(guī)模的穩(wěn)步攀升。
全球電子化進程的加快導(dǎo)致我國半導(dǎo)體消費市場規(guī)模不斷擴大，國家半導(dǎo)體行業(yè)鼓勵政策不斷推出，我國半導(dǎo)體尤其是集成電路行業(yè)迎來蓬勃發(fā)展期。同時，外部挑戰(zhàn)也在倒逼我國半導(dǎo)體行業(yè)提高產(chǎn)業(yè)鏈發(fā)展水平。雖然目前我國半導(dǎo)體設(shè)備存在自給率低，需求缺口較大，先進制程和先進工藝設(shè)備與國際頂尖水平尚存在差距等問題，但隨著晶圓廠產(chǎn)能緊缺，國內(nèi)加速半導(dǎo)體產(chǎn)業(yè)發(fā)展布局，使國內(nèi)廠商研發(fā)的半導(dǎo)體專用設(shè)備在本土晶圓產(chǎn)線獲得工藝驗證和應(yīng)用機會。預(yù)計在內(nèi)外部因素共同推動下，國內(nèi)半導(dǎo)體生態(tài)圈將逐步完善，薄膜沉積設(shè)備行業(yè)也將持續(xù)實現(xiàn)高成長。
