【康沃真空網(wǎng)】近幾年,ALD技術(shù)在大曲率和特殊形狀的光學(xué)元件表面鍍膜的優(yōu)勢越來越明顯，隨著半導(dǎo)體集成電路行業(yè)的推陳出新，電子器件不斷走向微型化和集成化發(fā)展。在此趨勢下，若想讓這些間隔極小的微納結(jié)構(gòu)相互協(xié)同、互不干擾地工作，其兩兩之間的界線必須“涇渭分明”。于是，“薄膜沉積”成為了芯片的載體。
原子層沉積（ALD）作為薄膜沉積技術(shù)的一種，正成為“后摩爾時代”的關(guān)鍵工藝技術(shù)，并有望率先實現(xiàn)國產(chǎn)化替代。
ALD（AtomicLayerDeposition）鍍膜工藝它可以實現(xiàn)單層薄膜的精確控制和均勻覆蓋。ALD工藝是一種自限制的反應(yīng)過程，通過在襯底表面交替地引入不同的前驅(qū)體氣體來實現(xiàn)薄膜的逐層生長。
ALD鍍膜工藝的基本原理是通過在襯底表面交替進(jìn)行前驅(qū)體分子的吸附和反應(yīng)，每一層薄膜的生長都是由單個前驅(qū)體分子與襯底表面反應(yīng)而形成的。ALD工藝在每一步反應(yīng)之后都要進(jìn)行氣體的凈化和排放，以確保反應(yīng)的純凈性和薄膜的質(zhì)量。這種逐層生長的方式使得ALD工藝可以實現(xiàn)高度均勻和控制精確的薄膜生長。
ALD工藝可以實現(xiàn)納米級的精確控制，可以控制薄膜的厚度和成分，從而滿足不同應(yīng)用領(lǐng)域的需求。其次，ALD工藝可以在復(fù)雜的幾何形狀和高縱深比的結(jié)構(gòu)上實現(xiàn)均勻的薄膜生長，因為ALD工藝是基于分子層的反應(yīng)過程，不受表面形貌和結(jié)構(gòu)的限制。此外，ALD工藝可以實現(xiàn)高度均勻的薄膜生長，無論是在微米尺度還是納米尺度上，都可以實現(xiàn)幾乎完全的均勻性。
圖片原子層沉積技術(shù)原理
原子層沉積技術(shù)在沉積反應(yīng)原理、沉積反應(yīng)條件的要求和沉積層的質(zhì)量上都與傳統(tǒng)的PVD（物理氣相沉積）和CVD（化學(xué)氣相沉積）不同，ALD的覆膜均勻性控制能力尤為突出，可在深溝槽、多孔介質(zhì)和粒子周圍沉積厚度完全均勻的涂層。原子層沉積技術(shù)由于其沉積參數(shù)的高度可控性、優(yōu)異的沉積均勻性和一致性等特點,使得其在光學(xué)與光電子薄膜領(lǐng)域具有廣泛的應(yīng)用潛力。
薄膜沉積是決定薄膜性能的關(guān)鍵，相關(guān)工藝和設(shè)備壁壘很高。芯片制造的關(guān)鍵在于將電路圖形轉(zhuǎn)移到薄膜上這一過程，薄膜的性能除了與沉積材料有關(guān)，最主要受到薄膜沉積工藝的影響。薄膜沉積工藝/設(shè)備壁壘很高，主要來自：第一，芯片由不同模塊工藝集成，薄膜沉積是大多數(shù)模塊工藝的關(guān)鍵步驟，薄膜本身在不同模塊/器件中的性能要求繁多且差異化明顯；第二，薄膜沉積工藝需要滿足不同薄膜性能要求，新材料出現(xiàn)或器件結(jié)構(gòu)的改變要求不斷研發(fā)新的工藝或設(shè)備；第三，更嚴(yán)格的熱預(yù)算要求更低溫的生長工藝，薄膜性能不斷提升要求設(shè)備具備更好集成度，另外，沉積過程還要考慮沉積速率、環(huán)境污染等指標(biāo)。
薄膜沉積的作用是在芯片納米級結(jié)構(gòu)中逐層堆疊薄膜形成電路結(jié)構(gòu)，主要分為半導(dǎo)體、介質(zhì)、金屬三大類，薄膜種類針對不同場景有不同側(cè)重。
常見的薄膜主要分為半導(dǎo)體、介質(zhì)、金屬/金屬化合物薄膜三大類，特點在于沉積材料與不同場景下應(yīng)用的復(fù)雜多樣，并且材料的進(jìn)步伴隨制程等的演變，推動薄膜沉積工藝/設(shè)備不斷研發(fā)。
（1）半導(dǎo)體薄膜：應(yīng)用范圍有限，主要用于制備源/漏極的溝道區(qū)、單晶外延層和MOS柵極等。分為單晶硅、多晶硅、非晶硅等，其中多晶硅（Poly-Si）主要用于MOS的柵極等，單晶硅一般采用外延法制備，在單晶表面生長出完全排列有序的單晶體層，非晶硅/鍺硅（α-Si/SiGe）主要用于光伏領(lǐng)域和填充半導(dǎo)體前段工藝源/漏的溝道區(qū)。
（2）介質(zhì)薄膜：應(yīng)用范圍最廣泛，主要用于前段的淺槽隔離、柵氧化層、側(cè)墻、阻擋層、金屬層前介質(zhì)層，后段的金屬層間介質(zhì)層、刻蝕停止層、阻擋層、抗反射層、鈍化層等，也可以用于硬掩膜。介質(zhì)薄膜是一類具備絕緣性質(zhì)的薄膜，主要用來掩蔽芯片任何器件/金屬間雜質(zhì)相互擴(kuò)散，因此應(yīng)用范圍最為廣泛。介質(zhì)薄膜沉積主要需要考慮薄膜厚度、臺階覆蓋率、致密性等。最常見的介質(zhì)薄膜包括氧化硅、氮化硅、低/高介電常數(shù)材料等。
（3）金屬及金屬化合物薄膜：金屬薄膜主要用于金屬柵極、金屬層、焊盤，金屬化合物薄膜主要用于阻擋層、硬掩膜等。金屬薄膜包括Al、Cu等，具備良好導(dǎo)電性，用于制作電極、導(dǎo)線、超導(dǎo)器件等，關(guān)鍵在于保證沉積速率同時沉積的金屬薄膜滿足較好的導(dǎo)電性；金屬化合物薄膜包括TaN、TiN等。
在半導(dǎo)體制程進(jìn)入28nm后，由于器件結(jié)構(gòu)不斷縮小且更為3D立體化，生產(chǎn)過程中需要實現(xiàn)厚度更薄的膜層，以及在更為立體的器件表面均勻鍍膜。在此背景下，ALD技術(shù)憑借優(yōu)異的三維共形性、大面積成膜的均勻性和精確的膜厚控制等特點，技術(shù)優(yōu)勢愈加明顯，在半導(dǎo)體薄膜沉積環(huán)節(jié)的市場占有率也將持續(xù)提高。
然而，全球半導(dǎo)體設(shè)備市場主要由美國、日本廠商主導(dǎo)，我國半導(dǎo)體行業(yè)制造仍需大量進(jìn)口設(shè)備支持，國產(chǎn)化程度依然處于較低水平。
ALD在光伏、半導(dǎo)體、柔性電子等新型顯示、MEMS、催化及光學(xué)器件等諸多高精尖領(lǐng)域均擁有良好的產(chǎn)業(yè)化前景。根據(jù)Gartner數(shù)據(jù)，中國薄膜沉積設(shè)備市場占全球比例大約25%，
全球ALD市場規(guī)模預(yù)計在2027年達(dá)到235.9億元，在預(yù)測期內(nèi)，ALD市場年均復(fù)合增長率將會達(dá)到11.5%。
